しがいない回路設計者。今日もVHDL風にVerilogを書くことに忙しい。 と言いながらも技術の話はほとんどなくヲタ話がメイン。
17
1566 days ago
Realtime comments disabled
0 Comments
Realtime comments disabled